DC/DC加强绝缘方案解决变频器母线电压监测难题

  • 关键词:
  • 摘要:由于变频器中的电力电子器件例如IGBT快速的开关导致的dv/dt干扰,使得变频器母线电压监测问题变得非常困难 ,本文主要针对这一问题进行分析,并提出解决方案 。

1 变频器母线电压监测上的设计难题

  变频器通过控制IGBT等电力电子器件的开关来实现工作频率的改变,因为实际工作母线电压一般较高 ,开关速度较快 ,因此具有极大的dV/dt,例如10.5kV的母线系统,其电压变化率高达12kV/μs,这会对控制系统的稳定性形成较大的挑战。为了系统的可靠工作 ,必须将控制系统与IGBT驱动系统有效的隔离。

  与此类似,为了精准的控制母线电压,我们也需要实时监控母线电压 、电流信号 ,但是从电压母线侧到控制系统存在一个非常高的电势差,极易导致控制系统的失效 。我们也需要一个类似IGBT驱动系统一样的高效隔离方案解决以上问题,即加强绝缘方案 。让我们来看一个实际案例是如何利用加强绝缘方案解决上述难题。

  如图1所示采样IC在采集母线电压时 ,处于高电压侧的采样系统与处于低压安全电压侧的控制系统之间存在极大的共模电势差,加上IGBT系统工作时引入的开关尖峰,这个电势差高达几kV。因此信号的隔离我们采用满足UL的37.5kV AC隔离耐压等级的光耦来实现 ,同时我们需要为之配套一款满足UL隔离耐压不低于2.5kV AC的DC/DC电源模块 。值得注意的是,高电压侧是位于DC/DC的输出端,这种应用具有一些特别的隐性技术需求 ,会给设计带来难题。

  传统的DC-DC一般作为电源系统的二次电源 ,前级都会有一级AC-DC作为一次电源,而DC-DC更多的作为二级隔离作用,具有隔离降低共模噪声、电压转换等作用 ,此时的一次侧交流电压的干扰经过了AC-DC的隔离,再经过DC-DC二次隔离,对于控制系统来说 ,电压是非常稳定了,因此不存在如上的问题。其系统架构如图2所示,DC/DC的输入和输出都处于SELV低压安全电路中 。

  如图1所示结构 ,DC-DC应用于监测高电压的话,其输出端与母线电压的负端直接相连,那么DC-DC输出侧就要同时面对输入和输出的高电势差和IGBT系统高电压变化率dv/dt带来的共模干扰 ,如何隔离这两种干扰,让其不影响控制系统的正常工作成为了设计上的难题。那么,这种设计难题又将如何解决呢?

2  加强绝缘设计方案

  我们知道图2中的AC-DC本身采用的是一种加强绝缘设计 ,因此 ,我们必须考虑在图2的DC-DC部分采用类似的设计来增强绝缘性能。首先变压器的绝缘线不能选择普通的漆包线,而是三层绝缘线 。其次,输入和输出的电气间隙将必须设计得更长 ,需要参考EN60950的标准和实际的工作电压来选取。例如工作电压为480V AC,则电气间隙则需要大于等于6.4mm。另外一方面,变压器和PCB的设计工艺也大不相同 。

  以上的设计方案可以提升对高电势差的绝缘效果。但是对于高电压变化率抗干扰设计 ,我们得考虑另外一个重要的设计要求—低隔离电容。

  高电压变化率引起的干扰信号会通过信号光耦和DC/DC电源原副边寄生电容耦合到控制侧,我们这里已经选定了信号光耦,所以我们只关注DC/DC的设计 。DC/DC内部的干扰耦合路径可能有三个 ,第一变压器自身带的寄生电容,DC/DC内部的反馈回路器件光耦的寄生电容和为提升EMI效果而增加的安规Y电容 。三者的叠加值越大,高频干扰信号就越容易通过隔离栅进入控制系统 ,引起控制系统的工作异常。因此我们设计此类电源时,其一取消安规Y电容,其二选择没有光耦的Royer拓扑 ,将后两者因素降至0 ,同时采用降低隔离电容的变压器设计方案,如图4,尽最大可能降低变压器的隔离电容。例如我们设计的电源隔离电容低于10pF 。

  我们的加强绝缘设计方案出来后可以解决以上的技术难题 ,但是不足以证明我们的设计足够可靠,我们还需要建立完善的绝缘检测系统来验证我们的设计的可靠性。

3  绝缘性能的检测验证方案

  下面介绍三种金升阳公司针对绝缘性能的检测验证方案:

3.1  隔离耐压测试

  第一步:将测试部件的两端的全部端子分别短接,以免悬空对元器件造成损害。如图5所示 。

  第二步:按照耐压的测试标准 ,将耐压值从0V开始慢慢往上调,将耐压值调至设定的最高耐压并在最高耐压值维持一分钟时间。如图6所示。

  如果测试无击穿、无飞弧现象,且漏电流符合少于设定值(例如1mA)的要求即可 。如果测试NG ,则测试仪报警。

  隔离耐压测试方法简单,只需要一台普通的耐压测试仪即可完成测试,如果绝缘系统遭到破坏 ,则耐压测试仪可以很方便的监测出来并报警。因此耐压测试法大量被应用于绝缘系统的绝缘特性检测 。但是它的缺点也显而易见,如果绝缘系统存在瑕疵是无法检测出来的,因此只能作为初步的绝缘检测方案。

3.2  冲击电压测试

  类似于图5的连接方式 ,将耐压测试仪更换为浪涌发生器 ,对绝缘待测物施加1.2μs /50μs标准浪涌波,实际测试电压根据系统要求设定,并判断绝缘待测物是否损坏。分别如图7和图8所示 。

  我们可以通过示波器采集冲击电压波形 ,如图9和图10 。当浪涌电压撤销后,对产品上电并带载,产品工作正常 ,则通过;否则,NG。冲击电压测试是一种相对猛烈的测试方法,是测试受试物对冲击电压的耐受能力 ,同耐压测试法一样是一种破坏性测试,也就是说,测试本身对于受试物有一定的损伤。

3.3  局部放电测试

  我们知道耐压测试 、冲击电压测试都是一种破坏性测试 ,多次测试或者测试值接近绝缘系统临界值都有可能导致绝缘系统的损伤或损坏 。但是受试后损伤的测试结果显示,绝缘系统的漏电流不超标,绝缘系统正常。这就存在一定的风险 ,因此引入了局部放电测试方法。

  局部放电测试是针对变频器绝缘特性测试提出来的一种行之有效的方式 ,其与前两种测试方案的区别在于,它可以检测出绝缘系统微小的绝缘瑕疵,而且不会损伤绝缘本体 。

  具体方案是通过给绝缘系统施加一定的电压 ,并在一定的时间里测试残余电荷量来判断绝缘系统的性能。相对耐压测试,是一种无损伤且高精度的绝缘检测方法。以下简要介绍测试方法,测试过程如图11所示 。

  (1)参考UL508的要求 ,变频器工作电压选择局部放电测试电压UPD,局部放电电压线性的增加到1.875倍UPD,并保持时间在5s以内。例如变频器工作电压为400V AC ,则测试UPD根据UL508的要求查表,如表1所示。得出测试电压基准为450V AC,第一阶段测试电压为835V AC(黄色第一列) 。

  (2)然后将电压线性降低到1.5倍UPD(误差±5%) ,第二阶段测试电压为668V AC(参考黄色第二列),保持15s。

  (3)在这个阶段测试局部放电的电荷,如果测试的电荷低于10pC,则测试通过 ,如图12和图13所示 ,测试全过程残余电荷低于2.5pC。反之,NG,如图14所示 ,测试过程最高点达到175pC 。

4  变频器母线电压监测参考设计

   针对图1的变频器框图可以选择的参考设计为金升阳公司的H2409S-2W-GM,输出端可以直接和整流桥后的母线负端连接,输入端连接24V SELV安全低压电路 ,并和5V控制器共地 。该电源是基于变频器的隐性技术需求设计,如图15所示,具体特点如下:

� 满足CE要求的高隔离耐压(4242V DC)/冲击耐压要求/局部放电测试;

� 满足UL的材料要求和高隔离耐压(4242V DC)设计;

� 满足480V AC工作电压加强绝缘要求;

� 隔离电容低于10pF;

� 持续输出短路保护。

5  结论

   本文介绍了变频器系统在母线电压监测上遇到的技术难题以及金升阳公司对应的加强绝缘解决方案。同时介绍了三种绝缘性能的检测验证方法 ,最后推荐了加强绝缘系统的电源参考设计 。希望对大家有所帮助。

参考文献:

[1] 国际电工委 IEC/EN 60950-1[S].

[2] 国际电工委IEC/EN61000-4-5[S].

[3] 美国保险商试验所(Underwriter Laboratories Inc.)UL508[Z].

[4] 金升阳. 企业测试规范 耐压测试方法[Z].

[5] 金升阳. DC_DC转换器技术手册 H2409S-2W-GM[Z].

[6] 金升阳. DC_DC电源模块应用指南[Z].

上一篇:

下一篇:

相关文章